• Àüü
  • ÀüÀÚ/Àü±â
  • Åë½Å
  • ÄÄÇ»ÅÍ
´Ý±â

»çÀÌÆ®¸Ê

Loading..

Please wait....

±¹³» ³í¹®Áö

Ȩ Ȩ > ¿¬±¸¹®Çå > ±¹³» ³í¹®Áö > Çѱ¹Á¤º¸°úÇÐȸ ³í¹®Áö > (±¸)Á¤º¸°úÇÐȸ ³í¹®Áö

(±¸)Á¤º¸°úÇÐȸ ³í¹®Áö

Current Result Document :

ÇѱÛÁ¦¸ñ(Korean Title) ºñÁ¤Çü¼º ÇÔ¼ö ¾ð¾î¸¦ À§ÇÑ Çâ»óµÈ ½º·¹µå Çü¼º ±â¹ý
¿µ¹®Á¦¸ñ(English Title) An Enhanced Thread Formation Scheme for a Non-strict Functional Language
ÀúÀÚ(Author) ÇÏ»óÈ£   Çѻ󿵠  ±èÈïȯ   ±è¼öÈ«   Sangho Ha   Sangyong Han   Heunghwan kim   Soohong Kim  
¿ø¹®¼ö·Ïó(Citation) VOL 21 NO. 12 PP. 2318 ~ 2331 (1994. 12)
Çѱ۳»¿ë
(Korean Abstract)
´ÙÁß½º·¹µùÀº Àü¿ª ¸Þ¸ð¸® ÂüÁ¶µî ±ä Áöü½Ã°£À» ÃÊ·¡Çϴ ¿¬»êÀ» ºÐÇÒÇÏ¿© ¼öÇàÅä·Ï ÇÏ°í, ÇÁ·Î¼¼¼­ÀÇ À¯È޽ð£À» ÃÊ·¡ÇÏÁö ¾Ê°í¼­ °è»êµé°£¿¡ ºü¸¥ ¹®¸Æ ±³È¯À» °¡´ÉÇÏ°Ô ÇÔ¿¡ µû¶ó ´ë±Ô¸ð º´·Ä ½Ã½ºÅÛ¿¡ ¸Å¿ì È¿°úÀûÀÌ´Ù. ´ÙÁß½º·¹µå ÄÄÇ»ÅÍÀÇ ¼º´ÉÀº ´ÙÁß½º·¹µå ÄÚµåÀÇ ÁúÀÇ Á¿ìµÈ´Ù. º» ³í¹®Àº ºñÁ¤Çü¼º ÇÔ¼ö ¾ð¾î Id£þ[1]·Î ÀÛ¼ºµÈ ÇÁ·Î±×·¥À¸·ÎºÎÅÍ È¿À²ÀûÀΠ´ÙÁß ¼øÂ÷ ½º·¹µå¸¦ »ý¼ºÇϴ Çâ»óµÈ ½º·¹µå Çü¼º ±â¹ýÀ» Á¦¾ÈÇÑ´Ù. ÀÌ ½º·¹µå Çü¼º ±â¹ýÀº ±ä Áöü½Ã°£À» ÃÊ·¡Çϴ ¸í·É¾î¿¡ ±âÁØÇÑ µ¥ÀÌŸÇ÷οì ÇÁ·Î±×·¥ ±×·¡ÇÁÀÇ ºÐÇÒ, ÀϹÝÈ­µÈ ½ºÀ§Ä¡¿Í ÇÕº´ ³ëµåÀÇ »õ·Î¿î µµÀÔÀ» ÅëÇÑ ¿©·¯ ½ºÀ§Ä¡¿Í ÇÕº´ ³ëµåÀÇ °áÇÕ, ½º·¹µå ¼±Çà °ü°è¿¡ ±â¹ÝÇÑ ½º·¹µå ÇÕº´ ¹× Áߺ¹µÈ ¾ÆÅ© Á¦°Å µîÀǠƯ¡À» °®´Â´Ù. ½Ã¹Ä·¹À̼ÇÀ» ÅëÇØ ½º·¹µåÀÇ ÇÕº´°ú Áߺ¹ ¾ÆÅ© Á¦°ÅÀÇ È¿°ú¸¦ ºÐ¼®ÇÏ°í, Á¦¾ÈµÈ ½º·¹µå Çü¼º ±â¹ý°ú Schauser[2]ÀÇ ±â¹ýÀ» ºñ±³ÇÑ´Ù. ½Ã¹Ä·¹À̼Ǡ°á°ú´Â º» ³í¹®ÀÇ ±â¹ýÀÌ ´ÙÁß½º·¹µùÀÇ ºÎ´ãÀΠÄÚµåÀÇ Á¦¾î ºÎºÐ°ú branch ¸í·É¾î¸¦ È¿°úÀûÀ¸·Î °¨¼ÒÇÏ°í ÀÖÀ½À» º¸¿©ÁØ´Ù.  
¿µ¹®³»¿ë
(English Abstract)
Multithreading is attractive for a large-scale parallel system since it allows long latency instructions to be dealt with as split-phase transactions as well as fast context switching between computations without blocking the processor. Performance of multithreaded architectures depends significantly on the quality of multi-threaded codes. In this paper, we describe an enhanced thread formation scheme to produce efficient sequential threads from programs written in a non-strict functional language Id£þ [1]. This scheme features dataflow program graph partitioning based on only long latency instructions, combination of switch and merge introducing a generalized switch and merge, thread merging and redundant arc elimination using thread precedence relation. We analyze the effect of thread merging and redundant arc elimination, and compare our scheme with Schauser's[2] through simulation. Simulation results show that our scheme reduces the control portion of codes, which is overheads due to multithreading, and branch instructions effectively. 
Å°¿öµå(Keyword)
ÆÄÀÏ÷ºÎ PDF ´Ù¿î·Îµå